AMD Zen 架构演进 —— 从 Naples 到 Turin

2017 年之前，AMD 在服务器市场份额不到 1%。今天 AMD EPYC 已经把数据中心 x86 份额拉到 25-30%，并且在多核、内存带宽、PCIe 通道数上长期领先 Intel。这一切始于一颗叫 Zen 的微架构。

Zen 的起点：把 CPU 切成小片

Zen 之前，CPU 都是单一大芯片（monolithic die）——所有核心、内存控制器、PCIe 控制器都在一个 die 上。这种做法的问题：

  • 核数越多、芯片越大、良率越低
  • 高端和低端产品要分别流片，成本高
  • 不同模块的最优工艺节点可能不同（核心追先进工艺，IO 不需要）

AMD 在 Zen 2（2019）开始采用 Chiplet 设计——把 CPU 拆成几个小 die，再封装到一起：

graph TB
  subgraph CPU["EPYC 7nm Chiplet"]
    IOD[IO Die
14nm
内存控制器+PCIe+IF]
    CCD1[CCD 1
7nm
8 核+L3]
    CCD2[CCD 2
7nm
8 核+L3]
    CCD3[CCD ...
...]
    CCD8[CCD 8
7nm
8 核+L3]
    IOD <-- Infinity Fabric --> CCD1
    IOD <-- IF --> CCD2
    IOD <-- IF --> CCD3
    IOD <-- IF --> CCD8
  end

Chiplet 的优势：

  • 小 die 良率高：每个 CCD 只有 8 核，缺陷率远低于一颗 64 核的整片
  • 混合工艺：CCD 用 7nm（先进），IO Die 用 14nm（成熟便宜）
  • 灵活配方：低端产品装 1-2 个 CCD，高端装 8 个，同一套 chiplet 拼出整个产品线
  • 设计复用：消费级 Ryzen 和服务器 EPYC 共享 CCD

这个思路后来被 Intel 也采纳（Sapphire Rapids 用 4 个 tile）。Chiplet 已经成为高端 CPU 的事实标准。

EPYC 五代演进表

AMD 服务器 CPU 品牌叫 EPYC（霄龙），从 Zen 1 到 Zen 5 五代：

代次 微架构 代号 工艺 量产年份 最大核数 内存 PCIe
第 1 代 Zen Naples 14nm 2017 32 8×DDR4-2666 128×PCIe 3.0
第 2 代 Zen 2 Rome 7nm 2019 64 8×DDR4-3200 128×PCIe 4.0
第 3 代 Zen 3 Milan 7nm 2021 64 8×DDR4-3200 128×PCIe 4.0
第 4 代 Zen 4 Genoa 5nm 2022 96 12×DDR5-4800 128×PCIe 5.0
第 4c Zen 4c Bergamo 5nm 2023 128 12×DDR5-4800 128×PCIe 5.0
第 5 代 Zen 5 Turin 4nm/3nm 2024 192 12×DDR5-6400 128×PCIe 5.0
第 5c Zen 5c Turin Dense 3nm 2024 192c（高密度） 12×DDR5-6400 128×PCIe 5.0

Naples（Zen 1，2017）：起点

  • 14nm GlobalFoundries 工艺
  • 4 个 CCX（每个 CCX 8 核），但还不是 Chiplet——是 4 个 die 通过 MCM 封装，每个 die 有自己的内存控制器
  • 内存子系统延迟较高（局部 NUMA 严重）
  • 生态意义远大于性能意义——AMD 借此重返服务器市场

Rome（Zen 2，2019）：突破口

  • 首次采用 Chiplet 架构：8 个 CCD（7nm）+ 1 个 IO Die（14nm）
  • 首发支持 PCIe 4.0 的服务器 CPU
  • 64 核（128 线程）
  • 单芯片性能、多核性能全面追平甚至反超 Intel
  • 在云厂商（AWS、Azure）开始大规模部署

Milan（Zen 3，2021）：精雕

  • 仍是 7nm 和 Chiplet 架构
  • CCX 重构：每个 CCD 内 8 核共享 32MB L3（从 Rome 的 4 核共享变成 8 核共享）
  • 单核 IPC 提升约 19%
  • Milan-X（带 V-Cache）：3D 堆叠 L3 缓存到 768MB，HPC/EDA 性能爆炸式提升

Genoa（Zen 4，2022）：大跨步

  • 5nm 工艺
  • 96 核单 socket
  • DDR5、PCIe 5.0、CXL 1.1+ 全套上车
  • 12 通道内存（vs Intel SPR 8 通道）—— 内存带宽优势明显
  • 集成 AVX-512（Intel 在桌面砍了，AMD 这一代加上了）

Bergamo（Zen 4c，2023）：云密度

  • 把 Zen 4 核心面积压缩约 35%（共享更多结构、降低工作频率），称为 Zen 4c
  • 单 socket 128 核
  • 同 socket 兼容 Genoa
  • 专攻云原生 / 容器密度市场，对位 Intel Sierra Forest

Turin（Zen 5，2024）：当前旗舰

  • 3nm 工艺（Zen 5）/ 4nm（部分 SKU）
  • 192 核 Turin Dense（Zen 5c）
  • 128 核 Turin（Zen 5）
  • DDR5-6400、PCIe 5.0
  • 大幅提升 AVX-512 实现（满宽度 512-bit 数据通路）
  • IPC 同代 +16%（AMD 官方数据）

EPYC 命名规则

AMD EPYC 命名比 Intel 的”金属系列”直接得多：

1
2
3
4
5
6
7
EPYC 9 5 5 4 P
     │ │ │ │ │
     │ │ │ │ └── P = 仅限单路（无字母 = 双路均可）
     │ │ │ └──── 性能档位（核数/频率梯度，越大越强）
     │ │ └────── 系列代码
     │ └──────── 代次：1=Naples, 2=Rome, 3=Milan, 4=Genoa, 5=Turin
     └────────── 系列：9 = 服务器 EPYC

举例：

  • EPYC 7763 = 第 3 代（Milan），高端
  • EPYC 9654 = 第 4 代（Genoa），96 核旗舰
  • EPYC 9755 = 第 5 代（Turin），128 核旗舰
  • EPYC 9965 = 第 5 代 Turin Dense，192 核

AMD vs Intel：关键差异

2026 年时间点的对比：

项 Intel Xeon 6 (Granite Rapids) AMD EPYC 9005 (Turin)
工艺 Intel 3 TSMC 3nm
单 socket 最大核数 128（GNR）/ 288（SRF） 128（Turin）/ 192（Turin Dense）
内存通道 12 12
最大内存频率 DDR5-6400 / MRDIMM 8800 DDR5-6400
PCIe lanes 88-96 128
PCIe 版本 5.0 5.0
CXL 2.0 2.0
AVX-512 全功能 全功能（Zen 5 起原生 512-bit）
AMX 支持（矩阵扩展） 不支持
内置加速器 DSA / QAT / IAA / DLB 无（依赖外置卡）

简化结论：

  • AI 推理：Intel AMX 有优势
  • 多核多路并行：AMD 核数和 PCIe 通道更多
  • 内存敏感型 HPC：AMD 12 通道（同等情况下带宽相同，但 AMD 出货早 2 年）
  • 云原生密度：Sierra Forest（288 E-core）vs Turin Dense（192c）各有侧重

国产 X86 的特殊角色：海光

海光（Hygon）是国内 x86 服务器的代表：

graph TB
  AMD[AMD] -- 51% 控股 --> CHENGDU[成都海光微电子
持有 Zen 1 授权]
  HAIGUANG[海光集团] -- 70% 控股 --> JCHIP[海光集成电路
设计公司]
  JCHIP -- 购买授权 --> CHENGDU
  CHENGDU -- 生产 --> CHIP[Hygon CPU
Dhyana 系列]

这种合资结构的目的：通过 51%/49% 股权配置满足 X86 授权方对”知识产权控制权”的要求，同时让海光集团合法地在国内设计、生产、销售带 X86 指令集的 CPU。

海光路线图：

代次 工艺 微架构基础 核数 内存 PCIe 量产年份
海光一号 Dhyana 14nm Zen 1 32 8×DDR4-2666 128×PCIe 3.0 2018
海光二号 14nm Zen 1+（自研） 32 8×DDR4-2933 128×PCIe 3.0 2020
海光三号 14nm 自研 C86-3G 32 8×DDR4-3200 128×PCIe 4.0 2022
海光四号 7400 系列 待补充 自研（IPC +15%） 64 12×DDR5-4800 128×PCIe 5.0 2024+
海光四号 7300 系列 待补充 自研 32 8×DDR5-5200 128×PCIe 5.0 2024+

待补充：海光四号实际工艺节点和量产时间核对，海光”自研”程度细节。

小结

  • Zen 让 AMD 在 5 年内把服务器市场份额从 ~1% 拉到 25%+
  • Chiplet 是 AMD 的关键技术杠杆，今天已成为高端 CPU 标配
  • EPYC 五代演进：Naples → Rome → Milan → Genoa → Turin，每代都有清晰的台阶
  • AMD 在核数、PCIe 通道、AVX-512 实现上有优势；Intel 在加速器（AMX/QAT）上有优势
  • 国内海光基于 Zen 1 授权自研演进，是 X86 国产化的代表

下一篇我们离开 X86，看国产 CPU 的全景图。